PATENT ABSTRACTS OF JAPAN

(11)Publicati n number:

10-335480

(43)Dat of publication of application: 18.12.1998

(51)Int.CI.

H01L 21/8238 H01L 27/092

(21)Application number: 09-148015

(71)Applicant: NEC CORP

(22)Date of filing:

05.06.1997 (72)Inventor:


SHIDA SATOSHI

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

(57)Abstract:

<-----</p>

PROBLEM TO BE SOLVED: To suppress the formation of a depletion layer in the gate electrode of an NMOS transistor, to shorten the manufacturing process of a semiconductor device, and then, to reduce the manufacturing cost of the device, by making the thickness of the N+ polycrystalline silicon of the NMOS transistor thinner than that of the P+ polycrystalline silicon of a PMOS transistor. SOLUTION: A gate electrode of an NMOS transistor is composed of an N+ polycrystalline silicon film 10, and that of a PMOS transistor is composed of a P+ polycrystalline silicon film 12. The thickness d1 of the film 10 is set to a value smaller than the thickness d2 of the film 12. Since the gate electrode 10 of the NMOS transistor is different from the gate electrode 12 of the PMOS transistor, a source-drain area having a desired shape and an excellent gate electrode can be obtained simultaneously, even when the source-drain area and gate electrode are formed through a single ion implantation. Therefore, no other additional process than a thickness changing process for the gate electrode is required.



LEGAL STATUS

[Date of request for examination]

05.06.1997

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Pat nt number]

3077630

[Date of registration] 16.06.2000

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特許庁(JP)

(12) 特 許 公 報 (B2)

(11)特許番号

特許第3077630号 (P3077630)

(45)発行日 平成12年8月14日(2000.8.14)

(24)登録日 平成12年6月16日(2000.6.16)

(51) Int.Cl.7

識別配号

FΙ

H01L 27/08

321D

H 0 1 L 21/8238 27/092

請求項の数5(全 8 頁)

(21)出願番号 特願平9-148015

(22)出願日

平成9年6月5日(1997.6.5)

(65)公開番号

特開平10-335480

(43)公開日

平成10年12月18日(1998.12.18)

審査請求日

平成9年6月5日(1997.6.5)

(73)特許権者 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72) 発明者 志田 聡

東京都港区芝五丁目7番1号 日本電気

株式会社内

(74)代理人 100082935

弁理士 京本 直樹 (外2名)

審査官 恩田 春香

(56)参考文献 特開 平4-32260 (JP, A)

特開 平8-46057 (JP, A) 特開 平9-232445 (JP, A)

特開 平7-153847(JP, A)

最終頁に続く

(54) 【発明の名称】 半導体装置およびその製造方法

1

(57) 【特許請求の範囲】

【請求項1】 NMOSトランジスタとPMOSトランジスタとを有する半導体装置において、前記NMOSトランジスタのゲート電極と前記PMOSトランジスタのゲート電極との厚さが異なり、前記NMOSトランジスタのケート電極の厚さが、前記PMOSトランジスタのゲート電極の厚さよりも薄いことを特徴とする半導体装置。

【請求項2】 前記NMOSトランジスタのゲート電極がN+型の多結晶シリコン膜で形成され、前記PMOSトランジスタのゲート電極がP+型の多結晶シリコン膜で形成されていることを特徴とする<u>請求項1記載の</u>半導体装置。

【請求項3】 前記NMOSトランジスタのゲート電極 がN+ 型のアモルファスシリコン膜で形成され、前記P

2

MOSトランジスタのゲート電極がP+型のアモルファシリコン膜で形成されていることを特徴とする<u>請求項1</u> 記載の半導体装置。

【請求項4】 第1のトランジスタ領域および第2のトランジスタ領域を有する半導体基板上にゲート酸化膜を形成する工程と、前記ゲート酸化膜上にシリコン膜を形成する工程と、前記第2のトランジスタ領域上に第1のマスク層を形成して、当該マスク層をマスクとして前記第1のトランジスタ領域の前記半導体基板中にイオン注10 入により第1導電型のウェルを形成する工程と、前記第1のマスク層をマスクとして前記第1のトランジスタ領域上に第2のレジスト膜を形成する工程と、前記第2のトランジスタ領域の前記半導体基板中にイオン注入によ

り第2導電型のウェルを形成する工程と、前記第1およ び第2のトランジスタ領域上の前記シリコン膜をパター ニングしてゲート電極を形成する工程と、前記第1のト ランジスタ領域の前記ゲート電極および前記半導体基板 の表面に対し同時にイオン注入して前記第2導電型のソ ース領域とドレイン領域を形成するとともに当該ゲート 電極を高濃度の第2導電型にドーピングする工程と、前 記第2のトランジスタ領域の前記ゲート電極および前記 半導体基板の表面に対し同時にイオン注入して前記第1 導電型のソース領域とドレイン領域を形成するとともに 当該ゲート電極を高濃度の第1導電型にドーピングする 工程とを含むことを特徴とする半導体装置の製造方法。

【請求項5】 前記シリコン膜をパターニングしてゲー ト電極を形成する工程の前に、前記第1および第2のト ランジスタ領域のうち一方のトランジスタ領域の前記シ リコン膜の表面に不純物をイオン注入する工程をさらに 含むことを特徴とする請求項4記載の半導体装置の製造 方法。

【発明の詳細な説明】

【発明の属する技術分野】本発明は、半導体装置とその 製造方法に関し、特に、NMOSトランジスタのゲート 電極にN⁺ 型のシリコンを用い、PMOSトランジスタ のゲート電極にP*型のシリコンを用いるPNゲートタ イプのCMOS集積回路の構造と製造方法に関する。 [0001]

【従来の技術】表面チャネル型のMOSトランジスタ は、埋込チャネル型のMOSトランジスタに比べて、製 造ばらつきがトランジスタ特性へ及ぼす影響が小さい。 このため、表面チャネル型のMOSトランジスタはしき い値電圧を下げて駆動能力を上げることが容易であり、 LSIの微細化、高速化に向いている。表面チャネル型 でCMOSトランジスタを形成するためには、NMOS トランジスタのゲート電極としてN⁺ 型のシリコンを用 い、PMOSトランジスタのゲート電極としてP[†]型の シリコンを用いる。このような表面チャネル型のCMO Sトランジスタを、特開昭62-281462号公報に

【0002】図5に、従来のCMOSトランジスタの断 面構造を示す。 P型ウェル 3 上にNMOSトランジスタ が形成され、このゲート電極を N^+ 多結晶シリコン10 で形成する。一方、N型シリコン基板2上にはPMOS トランジスタが形成され、ゲート電極をP* 多結晶シリ コン12で形成する。

記載されたものを例として、以下に説明する。

【0003】図5の構造を実現するための製造工程を図 6 (a)~(c)に示す。N型シリコン基板2に周知の 方法によりP型ウェル3を形成後、素子分離酸化膜5と ゲート酸化膜6を形成する。そして、多結晶シリコン膜 7と金属膜25 (Ti) を全面に成長した後、パターニ ングされたフォトレジスト26をマスクとして金属膜2 5と多結晶シリコン7の加工を行う(図6(a))。次 50 調整すると、トランジスタのソース・ドレイン領域の深

に、フォトレジスト26を除去してPMOSトランジス 夕領域にフォトレジスト27を形成し、ヒ素をNMOS トランジスタ領域のソース・ドレイン領域とゲート電極 にイオン注入する。このとき、ゲート電極となる多結晶 シリコン膜7には、金属膜25を突き抜けて不純物が注 入され、多結晶シリコン膜7は、ゲート電極10となる (図6(b))。次に、フォトレジスト27を除去して NMOSトランジスタ領域にフォトレジスト28を形成 し、ポロンをPMOSトランジスタ領域のソース・ドレ イン領域とゲート電極にイオン注入する。この場合も、 多結晶シリコン膜 7 には金属膜 2 5 を突き抜けて不純物 が注入され、ゲート電極12となる(図6(c))。そ の後、熱処理を施してソース・ドレイン領域の不純物を 活性化すると同時に、ゲート電極となる多結晶シリコン 膜7を、NMOSトランジスタではN⁺型に、PMOS トランジスタでは P^+ 型にする。以上の工程により、図 5の構造が完成する。

【0004】一般に、トランジスタの性能を向上させる ためには、ゲート電極にバイアスを印加したときに、ゲ 20 一ト電極中に空乏層が形成されないようにしなければな らない。そのためには、不純物のイオン注入とその後の 熱処理によって、多結晶シリコン膜7のゲート酸化膜6 に接する領域に高濃度の不純物を添加する必要がある。 上述した従来の製造方法では、MOSトランジスタのソ ース・ドレイン領域を形成するための不純物のイオン注 入と同時に、ゲート電極にも不純物を添加する。PMO Sトランジスタのソース・ドレイン領域11の形成に は、ポロンがイオン種として用いられるが、ポロンは質 量数が小さいためシリコン中に深く入りやすい。このた め、多結晶シリコン膜7に注入されるポロンが、イオン 注入やその後の熱処理でゲート酸化膜中に達してしまう と、ゲート酸化膜の信頼性を著しく劣化させることが知 られている。さらに、製造ばらつきによるトランジスタ 特性のばらつきも著しく大きくなる。一方、サブミクロ ンのゲート長を有するNMOSトランジスタのソース・ ドレイン領域9の形成には、浅い接合を形成するために 質量数の大きなヒ素がイオン種として用いられる。この とき多結晶シリコン膜7が厚いと、十分な量のヒ素が多 結晶シリコン膜7のゲート酸化膜に接する領域に到達し 40 ないため、ゲート電極が空乏化を起こし駆動能力が低下 する。

【0005】上述の製造方法では、NMOSトランジス タに用いられる多結晶シリコン膜7と、PMOSトラン ジスタに用いられる多結晶シリコン膜7は、同じ膜厚を 有している。したがって、多結晶シリコン膜7の膜厚 は、NMOSトランジスタとPMOSトランジスタの両 方に対して最適化をしなければならない。しかし、ボロ ンの突き抜けやゲート電極の空乏化を回避するために、 ゲート電極の厚さを基準としてイオン注入の加速電圧を

さや濃度に影響が及び、NMOSトランジスタとPMOSトランジスタの各々のトランジスタ特性が大きく変わってしまうという問題点がある。したがって、ゲート電極の形成とソース・ドレイン領域の形成を同時に行う場合、ゲート電極を、NMOSトランジスタとPMOSトランジスタの双方に対して最適化することは困難であった。

【0006】以上は、ゲート電極として、多結晶シリコン膜7と金属膜25を成膜後にゲート電極を加工するポリサイドゲート構造のMOSトランジスタの例であるが、サリサイド構造のMOSトランジスタ(ソース・ドレイン領域形成まではゲート電極として多結晶シリコンのみを用い、その後ゲート電極とソース・ドレイン領域の表面を金属シリサイド化する)においても同様な問題を生じる。

【0007】ここで、上述した問題を避けたCMOSトランジスタの製造方法が、同公報に開示されている。これはソース・ドレイン領域の形成とは独立して、多結晶シリコン膜にイオン注入を施す方法であり、図7(a)~(c)および図8(a)~(b)を用いて、以下に説明する。

【0008】はじめに、N型シリコン基板2上にP型ウ ェル3,素子分離酸化膜5およびゲート酸化膜6を形成 した後、多結晶シリコン膜7を全面に成長する。そして フォトレジスト29を形成してパターニングし、NMO Sトランジスタのゲート電極部分より若干広い領域にリ ンやヒ素のイオン注入を行い、該領域をN⁺ 型にする (図7(a))。次に、フォトレジスト30を新たに形 成してパターニングし、PMOSトランジスタのゲート 電極部分より若干広い領域にボロンをイオン注入して、 該領域をP⁺型にする(図7(b))。次に、全面に金 属膜25を成長し、フォトレジスト26をマスクとして 金属膜25と多結晶シリコン膜7の加工を行う(図7 (c))。なお、フォトレジスト26は、不純物を注入 した領域よりも若干狭い幅で形成される。次に、PMO Sトランジスタ領域にフォトレジスト27を形成し、リ ンやヒ素をNMOSトランジスタのソース・ドレイン領 域にイオン注入する。このとき、ゲート電極にもイオン 注入される(図8(a))。次に、NMOSトランジス 夕領域にフォトレジスト28を形成し、ボロンをPMO Sトランジスタのソース・ドレイン領域にイオン注入す る。この場合も、ゲート電極にイオン注入される(図8

[0009]

領域の不純物を活性化する。

【発明が解決しようとする課題】図5および図6の従来技術では、トランジスタのソース・ドレイン領域に対するイオン注入と、ゲート電極に対するイオン注入を同時に行うため、ゲート電極の特性劣化を防ぎながら所望のトランジスタ特性を得ることが困難であった。

(b))。その後、熱処理を施して、ソース・ドレイン

【0010】また、トランジスタのソース・ドレイン領 域に対するイオン注入とは別に、ゲート電極に対するイ オン注入を行う図7および図8の従来技術も、以下の2 つの大きな問題点がある。一つは、ゲート電極を形成す る際の多結晶シリコンの加工が難しくなることである。 上述した従来技術では、多結晶シリコン膜7において、 不純物を添加しない領域とN⁺ 型の領域10ならびにP † 型の領域12を同時にエッチングする。このとき、不 純物が注入された領域のエッチングレートは、不純物が 10 注入されていない領域のエッチングレートよりも早くな る。特に、ソース・ドレイン領域の活性化の前にゲート 電極の活性化を行っていた場合は、この現象が顕著にな る。したがって、エッチングレートの遅い領域のエッチ ングが終了したときには他の領域ではオーバーエッチン グが進行してしまい、素子の特性や信頼性、あるいは分 離特性に大きな影響を及ぼす。すなわち、CMOSトラ ンジスタのゲート電極に対してオーバーエッチングが施 されてしまうため、ゲート電極の寸法が細くなる、形状 の悪化に起因する性能低下を引き起こす, ゲート酸化膜 20 にダメージを与える、ホットキャリア耐性などの信頼性 の低下を招く、などの問題点がある。この問題は、リン やヒ素を添加したNMOSトランジスタで顕著に現れ る。これは、特にリンを添加した多結晶シリコンのエッ チングレートは、なにも添加しない多結晶シリコンのエ ッチングレートよりもかなり高いためである。

【0011】もう一つの問題点は、製造工程が長くなる点である。多結晶シリコン膜を成長後にN型の不純物とP型の不純物をそれぞれ所定の位置に添加するために、図5の従来技術に対して2回のマスキング工程の追加(図7(a)および(b))が必要となり、その結果、製造コストが高くなってしまう問題点がある。

【0012】本発明は、特に、微細化されたCMOSL SIに好適な半導体装置を得るものである。

【0013】本発明の目的は、少ない製造工程で、高性能および高信頼性を有するCMOSトランジスタを形成することである。

【0014】本発明の他の目的は、マスキング工程を増やすことなく、CMOSトランジスタのNMOSトランジスタとPMOSトランジスタに対してそれぞれ独立に40 特性の最適化と信頼性の確保を図ることである。

[0015]

【課題を解決するための手段】本発明の半導体装置は、NMOSトランジスタとPMOSトランジスタのゲート電極の厚さが異なって形成されている。微細化したCMOSLSIでは、NMOSトランジスタのゲート電極にN⁺型のシリコンを用い、PMOSトランジスタのゲート電極にはP⁺型のシリコンを用いるPNゲートタイプが使用される。すなわち、NMOSトランジスタのゲート電極には質量数の大きいヒ素が、PMOSトランジスタのゲート電極には質量数の大きいヒ素が、PMOSトランジスタのゲート電極には質量数の小さいボロンが高濃度にド

ーピングされる。このため、本願発明では、NMOSトランジスタのN⁺ 多結晶シリコンの厚さを、PMOSトランジスタのP⁺ 多結晶シリコンの厚さより薄く設定する。この結果、NMOSトランジスタにおいてはゲート電極中に空乏層が形成されないようにすることが容易となり、PMOSトランジスタにおいてはボロンのゲート酸化膜への突き抜けを防止できるため、性能を劣化させずに特性ばらつきの低減や信頼性の確保が容易に行うことができる。

【0016】また本発明の半導体装置は、主に、PMO SトランジスタまたはNMOSトランジスタを形成する 第1および第2のトランジスタ領域を有する半導体基板 上にゲート酸化膜を設けた後、ゲート電極となるシリコ ン膜を形成する工程と、前述の第1および第2のトラン ジスタ領域のうち一方のトランジスタ領域のシリコン膜 の膜厚を変える工程と、ゲート電極をパターニングする 工程と、このゲート電極とトランジスタ領域に、同時に イオン注入する工程とを含む製造方法によって形成され る。したがって本製造方法によれば、NMOSトランジ スタのゲート電極の厚さはPMOSトランジスタのゲー ト電極とは独立に設定できるため、お互いのゲート電極 の厚さを考慮してイオン注入条件を設定しなくてもよ く、各々のゲート電極の厚さに最適な不純物導入のため のイオン注入条件を設定することができる。この結果、 所望のソース・ドレイン領域の形状と同時に、良好なゲ ート電極も得られることとなる。

[0017]

【発明の実施の形態】本発明の第1の実施の形態につい て、図1および図2を参照して説明する。図1は本発明 のCMOSトランジスタの構造を示す模式的な構造断面 図である。P型シリコン基板1にP型ウェル3とN型ウ ェル4が設けられ、P型ウェル3にはNMOSトランジ スタが、N型ウェル4にはPMOSトランジスタが形成 される。NMOSトランジスタのゲート電極はN⁺ 多結 晶シリコン膜10から成り、PMOSトランジスタのゲ ート電極は P^+ 多結晶シリコン膜12から成る。 N^+ 多 結晶シリコン膜10の厚さd1は、P⁺ 多結晶シリコン 膜12の厚さd2より小さく設定される。 NMOSトラ ンジスタのソース・ドレイン領域となるN+ 拡散層領域 9およびN⁺ 多結晶シリコン膜10、ならびにPMOS トランジスタのソース・ドレイン領域となるP⁺ 拡散層 領域11およびP⁺ 多結晶シリコン膜12の表面には、 金属シリサイド層13が設けられている。

【0018】以下、本実施の形態の製造工程を、図2 (a) \sim (d) を用いて詳細に説明する。はじめに、ボロンを $10^{15}\sim10^{16}\,\mathrm{cm}^{-3}$ 含んだP型シリコン1上に、公知の技術により厚さ $400\,\mathrm{nm}$ 程度のシリコン酸化膜から成る素子分離酸化膜 $5\,\mathrm{em}$ を形成する。そして表面に厚さ $20\,\mathrm{nm}$ 程度の酸化膜を設けた後NMOSトランジスタが形成される領域にフォトレジスト形成し(図中

50

省略)、PMOSトランジスタ領域にリンをイオン注入 してN型ウェル4を設ける。イオン注入は、加速電圧8 00KV, ドーズ2E13cm⁻²と、加速電圧240K V, ドーズ5E12cm⁻²と、加速電圧70KV, ドー ズ7E12cm⁻²の条件で3回行う。1回目の注入はN 型ウェルの深さを確保するため、2回目の注入はPMO Sトランジスタの素子分離とPMOSトランジスタのパ ンチスルーによるラッチアップ防止のため、3回目の注 入は所望のPMOSトランジスタ特性を得るために行う ものである。この場合、N型ウェル4の表面リン濃度 10 は、 $1 \sim 5 \times E 17 \text{ cm}^{-3}$ となる。その後、フォトレジ ストを除去して、厚さ5 n m程度のゲート酸化膜6を公 知の技術により形成し、さらに全面に厚さ200nm程 度のアモルファスシリコンを成長し、800℃程度の熱 処理を施して多結晶シリコン膜7とするとともに、注入 したリンを活性化させる(図2(a))。また、適宜、 アモルファスシリコンのままにしてもよい。

【0019】次に、フォトレジスト15をマスクとするボロンのイオン注入により、NMOSトランジスタ領域にP型ウェル3を設ける。イオン注入は、加速電圧400KV、ドーズ3E13cm⁻²と、加速電圧80KV、ドーズ8E12cm⁻²と、加速電圧80KV、ドーズ8E12cm⁻²の条件で3回行う。この理由は、NMOSトランジスタを形成したときと同様である。この場合、P型ウェル3の表面ボロン濃度は、1~5E17cm⁻³となる。その後、フォトレジスト15をマスクとして多結晶シリコン膜7を50nm程度エッチングする(図2(b))。

【0020】次に、フォトレジスト15を除去し、800℃の熱処理を行い、注入したボロンを活性化させる。その後、公知の技術によりゲート電極のパターニングを行う。このときNMOSトランジスタ領域とPMOSトランジスタ領域で50nm程度の膜厚差があるが、ゲート酸化膜6と多結晶シリコン7とのエッチング選択比を調整するなどしてオーバーエッチング条件を最適化しておけば、トランジスタ特性や信頼性へ及ぼす影響を小さくできる。

(5)

10

【0022】次に、フォトレジスト17をマスクとしたポロンのイオン注入により、PMOSトランジスタのソース・ドレイン領域を形成する。イオン注入は、加速電圧 10KV程度、ドーズ $1\sim5E15cm^{-2}$ の範囲で行う。このとき、PMOSトランジスタ領域の多結晶シリコン膜 7が P^+ 多結晶シリコン膜 12となる(図 2

(d))。本実施の形態では、PMOSトランジスタに 関してはLDD構造をとっていないが、適宜形成すれば よい。

【0023】そして、1000℃程度のランプアニールを行い、結晶性の回復と不純物の再分布を施す。このランプアニールにより、 N^+ 多結晶シリコン膜10と P^+ 多結晶シリコン膜12の、ゲート酸化膜6に接する領域における電気的に活性化した不純物濃度が十分に上がる。その後、公知の技術を用いでシリコンの表面に厚さ20nm程度のCoシリサイド層13を形成し、図1の構造が完成する。その後、公知の技術により下地層間膜の形成、コンタクトの開孔、電極の形成等を行い、CMOSLSIが完成する。

【0024】以上の説明から明らかなように、本実施の 形態ではNMOSトランジスタのゲート電極10がPM OSトランジスタのゲート電極12と異なるため、ゲー ト電極に対するイオン注入をソース・ドレイン領域を形 成するためのイオン注入と兼用しても、所望のソース・ ドレイン領域の形状と良好なゲート電極が同時に得られ ることとなる。さらに、図5の従来技術と比較した場合 は、ゲート電極の厚さを変更する工程を追加するだけで 良い。

【0025】第1の実施の形態においては、P型ウェル $3 \, e \, N^+$ 拡散層領域 $9 \, e \, e \, e \, e$ を含む領域に設けている。この $C \, MOS$ トランジスタに対して、さらにドレイン容量を低くするものとして、本発明の第2の実施の形態を、図3に示す。本実施の形態においては、 P^+ 型シリコン基板 $20 \, e \, e \, e \, e \, e$ で形成されており、P型ウェル3は、NMOSトランジスタが形成されており、P型ウェル3は、NMOSトランジスタのソース・ドレイン領域の外周部より内側に設けられる。かかる構造は、第1の実施の形態の図2(b)に示すフォトレジスト15のパターニング領域を、ゲート電極のまわりに限定することにより実現する。

【0026】次に、本発明の第3の実施の形態を、図4(a)~(d)を用いて詳細に説明する。本実施の形態は、第1の実施の形態に対してPMOSトランジスタ領域の多結晶シリコン膜7にリンを添加し、かかる多結晶シリコン膜のエッチングレートを上げるものである。

【0027】はじめに、第1の実施の形態と同様にして、ボロンを10 $^{15}\sim10^{16}$ cm $^{-3}$ 含んだP型シリコン基板1に、厚さ400nm程度のシリコン酸化膜から成る素子分離酸化膜5と、厚さ5nm程度のゲート酸化膜6と、多結晶シリコン膜7とを形成する(図4

(a))。さらに、第1の実施の形態と同様の条件でボ

ロンを3回イオン注入してP型ウェル3を形成し、フォ トレジスト15をマスクとして多結晶シリコン膜7を5 0 nm程度エッチングする(図4(b))。次に、フォ トレジスト22をマスクとするリンのイオン注入により N型ウェル4を形成する。このイオン注入は、加速電圧 1 M V, ドーズ 2 E 1 3 c m⁻²と、加速電圧 3 5 0 K V, ドーズ5E12cm⁻²と、加速電圧220KV, ド ーズ $7E12cm^{-2}$ の条件で3回行う。その後、多結晶 シリコン膜7の表面をN型化するために、加速電圧30 KV、ドーズ $5E14cm^{-2}$ 程度で再度リンのイオン注 入を行う(図4(c))。次に、フォトレジスト22を 除去後、1000℃程度のランプアニールを行って、イ オン注入した不純物を活性化する。その後、ゲート電極 のパターニングを行う。例えば、反射防止膜とフォトレ ジストから成るマスク材23をマスクとするエッチング により、多結晶シリコン膜7を加工する(図4

(d))。その後は第1の実施の形態と同様な工程を経てCMOSトランジスタが完成する。

【0028】本実施の形態においては、ゲート電極の加 20 工が容易になるという利点がある。NMOSトランジスタ領域とPMOSトランジスタ領域とで多結晶シリコン 膜の膜厚差が50nm程度あるが、膜厚の厚いPMOSトランジスタ領域の多結晶シリコン膜の表面をN型化してエッチングレートを大きくすることにより、NMOSトランジスタ領域とPMOSトランジスタ領域とで多結晶シリコン膜のジャストエッチング時間をほぼ等しく設定できるようになる。表面がN型化されたPMOSトランジスタのゲート電極は、後のP * 拡散層領域形成のためのイオン注入時(図2(d)参照)に、より多くのボ 30 ロンが添加されてP * 型化する。従って、エッチング時に多結晶シリコン膜の表面をN型化しても問題点はな

[0029]

【発明の効果】本発明の効果は、微細化したCMOSLSIにおいて、NMOSトランジスタとPMOSトランジスタの双方に対して、トランジスタの信頼性を確保しつつトランジスタ性能の向上を図ることができる点にある。

【0030】本発明ではゲート電極の厚さをNMOSト40 ランジスタは薄く、PMOSトランジスタは厚く設定することにより、NMOSトランジスタにおいてはゲート電極中に空乏層が形成されないようにして性能向上を図ることが容易となり、一方、PMOSトランジスタにおいてはポロンのゲート酸化膜への突き抜けを防止できるため、性能を劣化させずに特性ばらつきの低減や信頼性の確保が容易となる。例えば、ゲート長が0.18μm程度のCMOSLSIにおいては、実施の形態に示したようにNMOSトランジスタに対して150nmのゲート電極、PMOSトランジスタに対して200nmのゲート電極、PMOSトランジスタに対して200nmのゲート電極を設定する。これにより、NMOSトランジス

11

タ、PMOSトランジスタの双方に200nmのゲート 電極を用いていた従来技術に比較すると、PMOSトラ ンジスタの性能や信頼性を維持したまま、NMOSトラ ンジスタの駆動能力を15%程度向上させることができ る。

【0031】さらに、本発明は、ウェルの形成時に用いるフォトレジストをマスクとしてゲート電極を削ることにより、図5および図6に示した従来技術に対しては1工程の追加により実現が可能となる。また、図7および図8に示した従来技術と比較すると、フォトマスク1枚分のマスキング工程を削減しながら、図5および図6の従来技術の課題を解決でき、オーバーエッチングの問題も生じない。ここで、従来技術にウェルを構成することを考慮した場合は、相対的に、本願発明はさらに工程が削減されることとなる。

【0032】なお、上述した実施の形態は、本願発明を制限するものではなく、本願発明の要旨を変更しない範囲で種々の変化が考えられる。例えば、NMOSトランジスタ領域の多結晶シリコンをエッチングする代わりに、PMOSトランジスタ領域の多結晶シリコンをさら 20に厚く形成してもよい。また、半導体基板と同じ導電型のウェルやLDD構造の不純物拡散層領域などは、必要に応じて設ければよく、N型およびP型不純物拡散層を形成するためのイオン種に関しても、適宜適当なものを使用すればよい。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態の半導体装置の断面 構造図。

【図2】本発明の第1の実施の形態の半導体装置の製造

工程断面図。

【図3】本発明の第2の実施の形態の半導体装置の断面 構造図。

【図4】本発明の第3の実施の形態の半導体装置の製造 工程断面図。

【図5】従来の半導体装置の構造断面図。

【図6】従来の半導体装置の製造工程断面図。

【図7】従来の半導体装置の製造工程断面図。


【図8】図7に続く製造工程断面図。

10 【符号の説明】


- 1 P型シリコン基板
- 2 N型シリコン基板
- 3 P型ウェル
- 4 N型ウェル
- 5 素子分離酸化膜
- 6 ゲート酸化膜
- 7 多結晶シリコン膜
- 8 側壁酸化膜
- 9 N⁺ 拡散層領域
- ${\it 0}$ 10 N⁺ 多結晶シリコン膜


 - 12 P⁺ 多結晶シリコン膜
 - 13 金属シリサイド層
 - 15~17 フォトレジスト
 - 20 P⁺ 型シリコン層
 - 21 P 型シリコン層
 - 23 マスク材
 - 25 T i 膜
 - 22, 26~30 フォトレジスト

【図1】




【図3】





[図8]



フロントページの続き

(58) 調査した分野 (Int. Cl. ⁷, DB名)

H01L 21/8238 H01L 27/092